


COLOR LIQUID CRYSTAL DISPLAY USING ACTIVE DOUBLE MATRIX

Patent number: JP63092928
Publication date: 1988-04-23
Inventor: FUJIMOTO KAZUO; NAKAJIMA YASUFUMI; SUEOKA KAZUHIKO
Applicant: MATSUSHITA ELECTRIC IND CO LTD
Classification:
- international: G02F1/136; G02F1/133; G02F1/1362; G02F1/1368; G09G3/36; G02F1/13; G09G3/36; (IPC1-7): G02F1/133
- european: G02F1/1362
Application number: JP19860238354 19861007
Priority number(s): JP19860238354 19861007

Report a data error here

Abstract of JP63092928

PURPOSE: To reduce the load of a line memory circuit by providing two kinds of data lines for specifying a pair of upper and lower liquid crystal components on a matrix and using gate lines in common to form double matrix constitution. **CONSTITUTION:** A panel has the double matrix constitution consisting of odd data lines 11, even data lines 12 and gate lines 13. When a gate line 13 to be a scanning signal line is selected, a thin film transistor (TR) 16 is turned on and odd and even data corresponding to a pair of upper and lower liquid crystal picture elements are simultaneously written in the liquid crystal picture elements R1-1, G1-1 adjacent to the gate line 13 through the data lines 11, 12. In case of reproducing a TV picture using about 260 scanning lines to a high quality picture having twice the display lines of the TV picture, time capable of selecting each data line is 52.7musec/n (n is the number of liquid crystal elements in one scanning line), so that the time capable of selecting one liquid crystal picture element can be increased and the device can be used under a state increasing its charging rate. Consequently, it is unnecessary to store an input signal in a line memory.



Data supplied from the *esp@cenet* database - Worldwide

Family list

1 family member for: **JP63092928**

Derived from 1 application

1 COLOR LIQUID CRYSTAL DISPLAY USING ACTIVE DOUBLE MATRIX

Inventor: FUJIMOTO KAZUO; NAKAJIMA YASUFUMI; **Applicant:** MATSUSHITA ELECTRIC IND CO LTD (+1)

EC: G02F1/1362

IPC: G02F1/136; G02F1/133; G02F1/1362 (+5)

Publication info: JP63092928 A - 1988-04-23

Data supplied from the *esp@cenet* database - Worldwide

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭63-92928

⑮ Int. Cl.⁴

G 02 F 1/133

識別記号

3 2 7
3 3 2

庁内整理番号

8205-2H
7370-2H

⑬ 公開 昭和63年(1988)4月23日

審査請求 未請求 発明の数 1 (全5頁)

⑭ 発明の名称 アクティブ二重マトリクスカラー液晶表示装置

⑰ 特 願 昭61-238354

⑱ 出 願 昭61(1986)10月7日

⑲ 発 明 者	藤 本	和 生	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑲ 発 明 者	中 島	康 文	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑲ 発 明 者	末 岡	一 彦	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑳ 出 願 人	松下電器産業株式会社			大阪府門真市大字門真1006番地
㉑ 代 理 人	弁理士 中尾 敏男			外1名

明 細 書

1、発明の名称

アクティブ二重マトリクスカラー液晶表示装置

2、特許請求の範囲

(1) 画像入力信号として複数のカラー画像入力信号を用い、かつ1走査期間中の1つのサンプリング信号に対応するマトリクス中の上下1対の液晶画素と、この1対の液晶画素のうち上の液晶画素に対応した奇数データ線と、上記1対の液晶画素のうち下の液晶画素に対応した偶数データ線と、上記上下1対の液晶画素の走査信号線を共通化したゲート線とによる二重マトリクス構成を有し、上記画像入力信号のフィールド内走査線数の2倍の表示ラインの画像を再生することを特徴とするアクティブ二重マトリクスカラー液晶表示装置。

(2) 水平同期信号を入力としかつ1水平同期期間内で表示に使用する画像信号期間を横方向の液晶画素数で分割した周期を持つ信号をクロックとするシフトレジスタと、このシフトレジスタ

の各出力に対しスイッチング動作を行なうトランジスタとにより、画像入力信号を奇数データ線と偶数データ線を用いて、上下1対の液晶画素に同時に印加することを特徴とする特許請求の範囲第1項記載のアクティブ二重マトリクスカラー液晶表示装置。

(3) 奇数データ線と偶数データ線とをドライブするシフトレジスタとトランジスタより成るドライバ回路を表示部分の上部と下部に分離して配置したことを特徴とする特許請求の範囲第2項記載のアクティブ二重マトリクスカラー液晶表示装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、薄膜トランジスタ(以下、TFTと略す)やダイオードリング等の能動素子を用いて液晶を駆動する、いわゆるアクティブマトリクスカラー液晶表示装置に関するものである。

従来の技術

ここでは、TFTの3端子の能動素子を用いて

説明する。従来のTFTの能動素子を用いた液晶を駆動させるためのアクティブマトリクスカラー液晶表示装置は、第5図のような構成をしている。ある特定のデータ線6について、セルは $P_{i1} \sim P_{in}$ まで縦に n 個配列されており、走査信号線であるゲート信号線（以下ゲート線と略す）7により、TFT4をONさせて、データ線6から液晶画素8に表示内容を書き込み、次にTFT4をOFFさせて、次に選択されるまで書き込んだデータを保持する。今TFT4に、時定数が数nsecのポリシリコンを用いて、260本程度の走査線を利用したテレビ画面の表示を考えると、1走査線の選択時間 T_1 は、約 $0.35 \mu\text{sec}$ 、フィールド周期は 16.7 msec となる。つまり、1走査線上に n 個の液晶画素が並んでいる場合、各画素は、1走査期間のうちの $0.27 \mu\text{sec}/n$ でデータが書き込まれ、 16.7 msec 間データを保持することとなる。この走査方式は、画像入力信号1を順次シフトレジスタ2からの選択により、スイッチングトランジスタ3を介して各セルのTFT4を

の液晶画素への画像入力信号を片方ずつメモリから取り出して、各データ線から各液晶画素へ送り出していた。そして点順次駆動方式で表示するには、1走査期間内で2本のゲート線を選択するために、液晶画素に印加する時間は、前期選択時間 T_1 の場合の半分の $0.18 \mu\text{sec}/n$ 以内で行なっている。

発明が解決しようとする問題点

このような従来の構成では、上記の高画質画像再生の際、サンプリングされた画像入力信号を用いて、点順次駆動を行ない、上下1対の液晶画素を指定するには、マトリクス構成が1本のデータ線に対して上下2本のゲート線が対応する構成のために、第6図のように、サンプリングされたRとGとBの画像入力信号を、そのまま同時刻に第5図に対応する液晶画素 R_{1-1} 、 G_{1-1} 、 G_{1-2} 、 B_{1-1} 、……に印加することができず、ゲート線 G_1 とゲート線 G_2 のそれぞれのゲート線に対応する第6図のOdとEvの2種類のラインメモリに記憶し、1走査期間にサンプリングされた全て

動する点順次駆動方法である（特開昭58-158691号公報）。そして、複数のカラー画像入力信号に対応する赤（R）、緑（G）、青（B）の3色のカラーセルは、第5図のように配置されている。

従来の構成によると、フィールド内走査線数の2倍の表示ラインの画像（以下高画質画像と略す）を再生したい場合、画像入力信号1のサンプリング数を2倍にして、画像入力信号1を第6図のようにサンプリングする。

次にこのサンプリングされたデータを送り出し、2本の走査線に対応するマトリクス中の上下1対の液晶画素を選択するためには、1本のデータ線に対し、ゲート線2本を使用する。このゲート線は上から下へ順に選択されるので、第5図のデータ線6が共通である R_{1-1} と G_{1-1} の1組の液晶画素に画像入力信号を書き込むためには、ゲート線 G_1 に接続するセルに書き込む画像入力信号と、ゲート線 G_2 に接続するセルに書き込む画像入力信号を別々にラインメモリ6に保持し、上下1対

の画像入力信号をラインメモリに記憶した後で、各々のゲート線を選択して、順にラインメモリから取り出して表示しなければならない問題があった。またラインメモリに画像入力信号が書き込まれる時間 t_1 とラインメモリから読み出され、液晶画素に書き込まれる時間 t_2 がずれているために、ラインメモリの容量は、入力の高画質信号2本分が必要であった。

本発明はこのような問題点を解決するもので、画像入力信号をラインメモリに記憶する必要なく、点順次駆動が行なえるようにすることを目的とするものである。

問題点を解決するための手段

そして上記問題を解決するための本発明の技術的手段は、1走査期間中の1つのサンプリング信号に対応するマトリクス中の上下1対の液晶画素と、この1対の液晶画素のうち上の液晶画素に対応した奇数データ線と、上記1対の液晶画素のうち下の液晶画素に対応した偶数データ線と、上記上下1対の液晶画素の走査信号線を共通化した

ゲート線とによる二重マトリクス構成を有し、シフトレジスタの各出力に対しスイッチング動作を行なうトランジスタにより、画像入力信号を上記奇数データ線と、偶数データ線を用いて、上記1対の液晶画素に同時に印加するものである。

作用

この構成により、1本の走査線上の画像入力信号を、奇数データ線用と、偶数データ線用の2種類の信号に分けて、前述のシフトレジスタの出力を用いることによって、奇数データ線に対応する画像入力信号と、偶数データ線に対応する画像入力信号を同時にサンプリングできるので、画像入力信号をラインメモリに記憶する必要なくして、点順次駆動を行なうことが可能である。

さらに、本発明により、上記上下1対の液晶画素に対応するゲート線は、従来の場合の2本を、1本として共有しているために、装置全体のゲート線総数は従来の半分で済み、従ってゲート線選択時間を増加させることができ、液晶画素の充電率も上昇することとなる。

を持つ信号をクロックとし、水平同期信号19を入力とするシフトレジスタ17の各出力に対し、スイッチング動作を行なうスイッチングトランジスタ18によって各液晶画素に対応した画像入力信号9のサンプリングを行なう。第3図のように、上下1対の液晶画素に対応するようにサンプリングされたOdとEvのデータは、第2図の走査信号線であるゲート線13を選択することにより、TFT16をONさせて、奇数データ線11と偶数データ線12を用いて、ゲート線13に臨接しているR₁₋₁とG₁₋₁の両方の液晶画素に一度に書き込まれる。前記のように上下1対の液晶画素に対してサンプリングデータを1度に書き込むので走査線を260本程度利用したテレビ画面を、前述の2倍の表示ラインの高画質画像に再生する際には、各データ線を選択することのできる時間は、 $52.7 \mu\text{sec}/n$ であり、従来の方法の $31.8 \mu\text{sec}/n$ に比べて約1.7倍となり、1つの液晶画素を選択することのできる時間が増し、より充電率が上がった状態で使用することができる。

実施例

以下本発明の一実施例を説明する。

第1図はアクティブ二重マトリクスカラー液晶表示装置のパネル構成図であり、9は画像入力信号、10は液晶画素、11は奇数データ線、12は偶数データ線、13はゲート線、14は奇数データ線11と偶数データ線12をドライブするドライバー、15はゲート線13を上から下まで順に選択するゲート線選択回路である。このパネルは、奇数データ線11と偶数データ線12及びゲート線13により二重マトリクス構成になっている。

この表示装置の駆動回路を示したものが第2図である。この例ではTFT16に時定数が数nsecのポリシリコンを用い、カラーセルの配置は第5図に対応した位置に配置し、各画素は点順次駆動するものとする。

動作原理は、1水平同期期間内の表示に使用する画像信号期間を、上記液晶表示装置の横方向の液晶画素数n(nは数百個以上)で分割した周期

さらに、奇数データ線11と偶数データ線12をドライブするシフトレジスタ17とスイッチングトランジスタ18から成るドライバー回路を、液晶表示部分の上下に配することにより、結線も容易である。

次に他の実施例について第4図により説明する。

この実施例では、TFT16に時定数が数μsecのアモルファスシリコンを用いている。このTFT16の時定数の問題より、上記表示装置の駆動素子の駆動方式に線順次駆動方式を採用する。この第4図の駆動回路は、第2図に加えて、20のコンデンサが入っている。第4図の動作原理は以下のとおりである。前記実施例のように画像入力信号9をシフトレジスタ17とスイッチングトランジスタ18を用いてサンプリングされたデータは、一時バッファメモリであるコンデンサ20に蓄えられる。1本の走査線上の全ての画像入力信号がサンプリングされた後、ゲート線13を選択することにより、各セルのTFT16が全てON状態となり、奇数データ線11と偶数データ線12を

用いて、ゲート線13に臨接している全ての液晶画素10を同時に印加することができる。

このゲート線の出力選択時間は、1本の走査線の表示に使用する画像入力信号のサンプリング終了後、次の走査線のサンプリングが始まるまでの滞線時間(第3図における T_3)の約10.8 μsec である。ここで、アモルファスシリコンがON状態での等価抵抗値の最小値が1 $\text{M}\Omega$ 、液晶画素10の等価容量を1 pFとして、時定数を1 μsec と設定している。つまり時定数1 μsec の液晶画素にデータを書き込むためには、各ゲート線の選択時間が10 μsec 程度あれば十分である。しかし、従来の構成で線順次駆動を行おうとすれば、第6図における滞線時間 T_3 中に、2本のゲート線を選択せねばならないので、1本のゲート線選択時間は、 $T_3/2$ の5.4 μsec しかなく、上記のアモルファスシリコンのON抵抗値が2~3 $\text{M}\Omega$ である場合、時定数が大きくなり、十分液晶画素を充電することができない。

従って、本実施例では、線順次駆動においても

滞線時間までデータを保持するバッファメモリであるコンデンサ20を加えるだけで、液晶画素10の画像データを十分表示することが可能である。

発明の効果

以上述べてきたように、本発明によれば、カラー画像入力信号を用いて高画質画像を再生する際に、マトリクス上の上下1対の液晶画素を指定するデータ線を2種類持ち、ゲート線を共通化した二重マトリクス構成を採ることにより、ラインメモリ回路を軽減し、各データ線のドライバー回路を上下に分離することにより、カラー液晶表示装置のドライバー回路を簡単化するだけでなく、ゲート線を選択する時間が増加したことにより、液晶画素の充電率を上昇させ、より鮮明な高画質画像が再現できるという効果が得られる。

4、図面の簡単な説明

第1図は本発明のアクティブ二重マトリクスカラー液晶表示装置のパネル構成図、第2図は本発明の一実施例の液晶画素を点順次駆動するための


液晶表示装置の駆動回路の回路図、第3図はその動作説明図、第4図は本発明の他の実施例の線順次駆動するための駆動回路の回路図、第5図は従来の方式におけるアクティブマトリクスカラー液晶表示装置の駆動回路の回路図、第6図はその動作説明図である。

9……画像入力信号、10……液晶画素、11……奇数データ線、12……偶数データ線、13……ゲート線、14……ドライバー、17……シフトレジスタ、18……スイッチングトランジスタ。


代理人の氏名 弁理士 中 尾 敏 男 ほか1名

- 9—画像入力信号
- 10—液晶画素
- 11—奇数データ線
- 12—偶数データ線
- 13—ゲート線
- 14—ドライバー


第 1 図




第 · 2 图




第 3 圖



第 5 図



第 4 题



第 6 回

